Инженер по верификации CPU IP

Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств. Удалённый формат работы.

Чем предстоит заниматься:

• Тест планы для верификации различных подсистем процессоров;
• Низкоуровневые тесты на C или Assembler;
• Тестовое окружение, скрипты автоматизации запуска тестов;
• Написание программной и пользовательской документации;
• Отладка запуска тестов в RTL-симуляторе;
• Отладка запуска тестов в FPGA;
• Запуски регрессионного тестирования.

Что мы ожидаем от будущего члена команды:

• Обязательно опыт разработки на С;
• Опыт отладки Linux kernel, drivers, bsp;
• Знакомство с Verilog/SystemVerilog;
• Опыт работы с RTL симуляторами.

Если вы обладаете экспертизой в каких-либо из областей ниже - откликайтесь на данную вакансию:

Кеши L1d, кеши L2, L3

Когерентность

Привилегированное расширение, трансляция адресов, защита памяти

Подсистема прерываний

Предсказатели перехода

Префетчеры

Отладочная подсистема

Трейслог подсистема

Межъядерное взаимодействие

Плавающая точка

SIMD инструкции

Атомарные операции

Симуляция Gate level simulation (net-list simulation)

Создание и поддерживание TestBench, hardware agents

Будем рады предложить:

• Гибкий график, возможность удаленной работы;
• Стать частью крупной стабильной компании, разрабатывающей и производящей высокотехнологичное оборудование и устройства, а также ежегодно увеличивающей долю рынка и финансовые показатели;
• Работу в команде профессионалов;
• Расширенную программу ДМС со стоматологией, телемедициной, льготные условия страхования близких;
• Консультации юристов, психологов, экспертов по ЗОЖ и управлению финансами;
• Профессиональное обучение от внешних и внутренних экспертов, изучение английского, участие в конференциях;
• Поддержку совместных творческих и спортивных активностей.