Тополог цифровых интегральных схем

Обязанности:

• Проектирование топологии цифровых интегральных микросхем (ASIC Place and Route);
• Размещение блоков на кристалле с учетом заданных ограничений PPA (Power, Performance, Area);
• Проектирование сети питания (Power planning);
• Физическая верификация (DRC/ERC/LVS).

Требования:

• Планировка топологии верхнего уровня кристалла и блоков;
• Расчет и расстановка необходимого количества ячеек ввода-вывода питания и земли;
• Уверенное владение языком TCL;
• Владение основами синтеза деревьев тактовых сигналов (CTS);
• Уверенное пользование инструментами экстракции паразитных параметров и анализ влияния этих параметров на временные характеристики микросхемы (RC Extraction, Signal Integrity (SI);
• Уверенное пользование инструментами экстракции паразитных параметров цепей питания и анализ влияния этих параметров на сеть питания (IR drop and ground bounce);
• Физическая верификация (DRC/ERC/LVS);
• Знакомство с форматами данных – LEF, DEF, Liberty, GDS, SDC;
• Базовые знания Verilog/SystemVerilog;
• Владение английским языком на уровне чтения/написания технической документации.

Условия:

• Трудоустройство по ТК РФ в IT-аккредитованную компанию;
• Работа в комфортном офисе рядом с метро Автозаводская;
• Современное техническое обеспечение рабочего места.