Инженер-тополог ASEC

IT-команда с опытом разработки интегральных микросхем широкого спектра более 15 лет находится в поисках Инженера-тополога (ASEC).

Обязанности:
— Проектирование топологии цифровых интегральных микросхем (ASIC Place and Route);
— Размещение блоков на кристалле с учетом заданных ограничений PPA (Power, Performance, Area);
— Проектирование сети питания (Power planning);
— Физическая верификация (DRC/ERC/LVS).

Требования:
— Владение инструментами статического временного анализа (STA);
— Ориентирование в технологической документации (DRM);
— Планировка топологии верхнего уровня кристалла и блоков;
— Расчет и расстановка необходимого количества ячеек ввода-вывода питания и земли;
— Уверенное владение языком TCL;
— Владение основами синтеза деревьев тактовых сигналов (CTS);

— Уверенное пользование инструментами экстракции паразитных параметров и анализ влияния этих параметров на временные характеристики микросхемы (RC Extraction, Signal Integrity (SI);

— Уверенное пользование инструментами экстракции паразитных параметров цепей питания и анализ влияния этих параметров на сеть питания (IR drop and ground bounce);
— Физическая верификация (DRC/ERC/LVS);
— Знакомство с форматами данных – LEF, DEF, Liberty, GDS, SDC;
— Базовые знания Verilog/SystemVerilog;
— Использование системы контроля версий (Git);
— Владение английским языком на уровне чтения/написания технической документации.

Дополнительным плюсом будет:
— Владение маршрутом характеризации блоков (Liberate);
— Анализ с учетом разброса технологических параметров (OCV);
— Cтатический и динамический анализ потребляемой мощности;
— Опыт проектирования по технологическим нормам 16 нм и ниже;
— Владение маршрутом проектирования Low-Power (UPF/CPF).

Предлагаем:
— Работа в аккредитованной IT-компании;
— Официальное трудоустройство по ТК РФ;
— Конкурентная оплата труда;
— Работа в комфортном офисе рядом с метро Автозаводская - 10 минут пешком;
— Современное техническое обеспечение рабочего места;
— Дружная команда и бельгийский шоколад).