Старший системный программист по верификации/Техлид

Функциональная верификация фокусируется на проверке соответствия функциональным требованиям, которые описывают, что должно делать устройство. Эта работа осуществляется до выпуска чипа. Проверка проводится с использованием программ, написанных на низкоуровневых языках программирования.

________________________________________________________________________________________________________

Данная специфика может быть интересна тем, кто увлекается архитектурой современных компьютеров, микроэлектроникой и хочет глубже разобраться в том, как устроены процессоры и системы на кристалле (СнК).

________________________________________________________________________________________________________

Работа системного программиста по верификации требует не только глубоких знаний в области программирования, но и понимания принципов работы аппаратного обеспечения.

Чем Вам предстоит заниматься:

• разработка и отладка тестов сложно функциональных блоков на RTL симуляторах, эмуляторах (QEMU) и FPGA-прототипах;
• участие в разработке верификационной стратегии составных частей СнК совместно с командой UVM верификации и RTL дизайна;
• проверка функционирования СнК на отладочных платах со смежными командами (pre-silicon и post-silicon);
• поддержка и развитие библиотек системного ПО для верификации СнК.

Что мы ожидаем от будущего члена команды:

• опыт лидирования команды до 5 человек.
• уверенное знание С и умение писать asm-вставки;
• опыт низкоуровневого и системного программирования встроенных систем (bsp/drivers/kernel/RTOS);
• уверенное знание архитектуры и набора команд одного из современных процессоров;
• опыт разработки и отладки драйверов и тестов для контроллеров низкоскоростных и высокоскоростных интерфейсов (i2S, i2C, UART, PWM, GPIO, Ethernet, PCIe, DDR, USB);
• опыт использования make, cmake, gcc, ld, gdb, git;
• уверенный пользователь Linux (cli & shell programming);
• опыт работы с низкоуровневыми средствами отладки FPGA.

Дополнительно приветствуем:

• опыт составления верификационных/тестовых планов для тестирования функциональных блоков RTL;
• знакомство с Verilog/System Verilog, понимание принципов цифрового дизайна;
• опыт работы с RTL-симуляторами.

Будем рады предложить Вам:

• гибридный либо полностью дистанционный формат работы;
• программу поддержки инноваций: премии за научные достижения, публикацию статей, выступления на конференциях и регистрацию патентов;
• обучение и развитие: учебный портал с курсами и лекциями от внешних и внутренних экспертов, дополнительное профессиональное обучение, изучение английского, участие в конференциях;
• лекторий с выдающимися экспертами: инженерами, учеными и исследователями;
• заботу о здоровье: ДМС с первых дней работы, льготные условия страхования близких;
• поддержку в личных вопросах: консультации юристов, психологов, экспертов по ЗОЖ и управлению финансами;
• открытое общение: регулярные онлайн-встречи всей команды YADRO.