Программист Verilog, ASIC дизайнер

Дизайн-центр МФТИ приглашает в команду специалистов в проект разработки инструмента ускоренного высокоуровневого синтеза СФ-блоков обработки видеосигналов и компьютерного зрения.

Суть проекта - генерация С++-кода и Verilog-кода из кода языке Python.

Обязанности:

• реализация математических алгоритмов на Verilog (fixed-point вычисления, нестандартная арифметика);
• алгоритмы управления на Verilog (умение реализовывать FSM, знание AXI4-Stream);
• симуляция и верификация реализуемых алгоритмов (тестбенчи);
• документация методов работы проектируемых модулей, описание их характеристик.

Требования:

• знание Verilog;
• опыт работы с Vivado;
• умение применять CDC
• опыт работы с Icarus Verilog и Verilator;
• опыт работы с реальными проектами.

Будет плюсом:

• опыт работы с SystemVerilog;
• опыт оптимизации исходного кода для реализации ASIC;
• опыт оптимизации исходного кода для реализации на разных частотах.

Условия:

• работа в ведущем техническом ВУЗе страны, в городе Долгопрудный (рядом со станцией Новодачная МЦД-1 или 15 минут от метро Алтуфьево, Ховрино, Физтех), корпус Физтех "Цифра";
• формат работы полностью офисный;
• занятость: полная, гибкий график;
• научный руководитель проекта — один из ведущих мировых экспертов в машинном зрении и высокоуровневом синтезе;
• приветствуется совмещение с научной работой, может стать темой для диплома, кандидатской и даже докторской (при желании сотрудника);
• возможность бесплатно посещать бассейн и тренажерный зал на территории кампуса МФТИ;
• в соответствии с ТК РФ работники сферы образования обязаны предоставить справку о наличии (отсутствии) судимости и (или) факта уголовного преследования, срок изготовления которой может быть до 30 дней, просим заранее позаботиться о её получении.